工作职责

1.  制定验证计划、测试用例计划

2.  开发IP和系统级UVM验证环境

3.  开发设计验证模型BFM

4.  编写测试用例、跟踪测试需求、分析验证覆盖率数据

5.  和架构师、设计工程师及后端人员一起合作完成全流程验证

6.  跑回归测试补充corner case收敛覆盖率

7.  撰写验证报告。

职位要求

1.  能够独立编写Verilog/Systemverilog程序了解集成电路设计流程，有基本的数字电路基础

2.  有面向对象编程的概念熟悉UNIXShell，以及某种脚本语言，比如python/tcl等的优先，有相关验证经历的优先考虑

3.  熟悉VCS，Verdi等仿真调试工具

4.  熟悉UVM验证方法

5.  电子、通信、计算机、微电子相关专业，硕士